- Nr art. RS:
- 906-3924
- Nr części producenta:
- DK-DEV-10M50-A
- Producent:
- Altera
2 Dostawa w ciągu 1 dni roboczych. UWAGA: Dostawa może potrwać o 1 dzień roboczy dłużej w zależności od miejsca doręczenia.
1 Dostawa w ciągu 1 dni roboczych. UWAGA: Dostawa może potrwać o 1 dzień roboczy dłużej w zależności od miejsca doręczenia.
Cena netto za szt.
1 008,90 zł
(bez VAT)
1 240,95 zł
(z VAT)
Produkty | Per unit |
1 - 1 | 1 008,90 zł |
2 - 4 | 983,05 zł |
5 + | 958,47 zł |
- Nr art. RS:
- 906-3924
- Nr części producenta:
- DK-DEV-10M50-A
- Producent:
- Altera
Dane techniczne
Atesty i certyfikaty
- Kraj pochodzenia:
- TW
Szczegółowe dane produktu
MAX 10 FPGA Development Kit Altera
Altera MAX 10 FPGA to w pełni funkcjonalna platforma projektowa zbudowana wokół 50 K elementów logicznych (LEs). Jest on zoptymalizowany pod kątem integracji na poziomie systemu z wbudowanym ADC, dwukonfiguracyjną pamięcią flash i obsługą interfejsu pamięci DDR3. Urządzenie posiada szereg opcji połączeń, w tym wbudowany port USB-Blaster II, wyjście HDMI oraz dwa złącza Ethernet do przemysłowych zastosowań Ethernet. Zestaw konstruktorski MAX 10 FPGA stanowi rozwiązanie prototypowe dla zastosowań przemysłowych, motoryzacyjnych i konsumenckich.
Altera MAX 10 FPGA Development Kit umożliwia:
Altera MAX 10 FPGA Development Kit umożliwia:
- Opracowanie projektów dla pakietu FPGA 10M50D, F484
- Zmierzyć wydajność konwersji bloków ADC MAX 10 FPGA
- Interfejs MAX 10 układów FPGA do pamięci DDR3 o szybkości 300 MHz.
- Uruchomienie osadzonego systemu Linux z procesorem Nios II.
- Interfejs do kart podrzędnych i urządzeń peryferyjnych za pomocą złącz HSMC i Digilent Pmod Compatible
- Pomiar zasilania FPGA przy użyciu graficznego interfejsu użytkownika (GUI) monitora zasilania
- Zastosować ponownie płytkę drukowaną i schemat jako model do danego projektu
Programowanie i konfiguracja
- Wbudowana karta USB-Blaster II (JTAG)
- Opcjonalna belka holownicza bezpośrednio przez 10-stykowy heder
Urządzenia pamięci
- 64-Mx16 1 GB pamięci DDR3 SDRAM z kontrolerem pamięci miękkiej
- 1 GB pamięci DDR3 SDRAM 128-Mx8 z kontrolerem pamięci miękkiej
- Szybki szeregowy interfejs urządzeń peryferyjnych (Quad SPI) o pojemności 512 MB
Porty komunikacyjne
- 2 porty Gigabit Ethernet RJ-45
- Mini-USB2.0 UART
- Wyjście wideo HDMI
- Uniwersalne złącze karty Mezzanine o dużej szybkości (HSMC)
- 2 x 12-pinowe złącza Digilent Pmod zgodne z Pmod
Analogowa
- 2 x MAX 10 wejść FPGA ADC SMA
- 2 x 10 nagłówek ADC
- Wejście potencjometru do ADC
- Zewnętrzny 16-bitowy kontroler DAC z wyjściem SMA
Taktowanie
- Końcowe, zewnętrzne źródło zegara oscylacyjnego 25 MHz.
- Wysokonacz zegara w laboratoriach silikonowych
W zestawie:
- Kabel Mini USB na kartę USB-Blaster II.
- Zasilacz 2 A i kabel
- bezpłatne oprogramowanie projektowe Quartus II Web Edition
- Zmierzyć wydajność konwersji bloków ADC MAX 10 FPGA
- Interfejs MAX 10 układów FPGA do pamięci DDR3 o szybkości 300 MHz.
- Uruchomienie osadzonego systemu Linux z procesorem Nios II.
- Interfejs do kart podrzędnych i urządzeń peryferyjnych za pomocą złącz HSMC i Digilent Pmod Compatible
- Pomiar zasilania FPGA przy użyciu graficznego interfejsu użytkownika (GUI) monitora zasilania
- Zastosować ponownie płytkę drukowaną i schemat jako model do danego projektu
Programowanie i konfiguracja
- Wbudowana karta USB-Blaster II (JTAG)
- Opcjonalna belka holownicza bezpośrednio przez 10-stykowy heder
Urządzenia pamięci
- 64-Mx16 1 GB pamięci DDR3 SDRAM z kontrolerem pamięci miękkiej
- 1 GB pamięci DDR3 SDRAM 128-Mx8 z kontrolerem pamięci miękkiej
- Szybki szeregowy interfejs urządzeń peryferyjnych (Quad SPI) o pojemności 512 MB
Porty komunikacyjne
- 2 porty Gigabit Ethernet RJ-45
- Mini-USB2.0 UART
- Wyjście wideo HDMI
- Uniwersalne złącze karty Mezzanine o dużej szybkości (HSMC)
- 2 x 12-pinowe złącza Digilent Pmod zgodne z Pmod
Analogowa
- 2 x MAX 10 wejść FPGA ADC SMA
- 2 x 10 nagłówek ADC
- Wejście potencjometru do ADC
- Zewnętrzny 16-bitowy kontroler DAC z wyjściem SMA
Taktowanie
- Końcowe, zewnętrzne źródło zegara oscylacyjnego 25 MHz.
- Wysokonacz zegara w laboratoriach silikonowych
W zestawie:
- Kabel Mini USB na kartę USB-Blaster II.
- Zasilacz 2 A i kabel
- bezpłatne oprogramowanie projektowe Quartus II Web Edition
Wyróżnione urządzenia
.
FPGA to urządzenie półprzewodnikowe składające się z Matrix Configurable Logic Blocks (CLB) połączonych przez programowalne łączniki. Użytkownik określa te połączenia poprzez programowanie SRAM. CLB może być prosty (ORAZ, LUB Gates, itp.) lub złożony (blok pamięci RAM). Układ FPGA umożliwia wprowadzanie zmian w konstrukcji nawet po przylutowaniu urządzenia do płytki drukowanej.
Dane techniczne
Atrybut | Parametr |
---|---|
Technologia logiki programowanej | FPGA |
Rodzaj zestawu | Zestaw uruchomieniowy |
Nazwa zestawu | MAX 10 |