- Nr art. RS:
- 188-2581
- Nr części producenta:
- W971GG6SB25I
- Producent:
- Winbond
Produkt wycofany
- Nr art. RS:
- 188-2581
- Nr części producenta:
- W971GG6SB25I
- Producent:
- Winbond
Dane techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Model W971GG6SB jest pamięcią DDR2 SDRAM o wielkości 1G i prędkości z zakresu -18/18I/18J, -25/25N/25I/25J i -3.
Architektura podwójnej prędkości danych: dwa transfery danych na cykl zegara
Latencja CAS: 3, 4, 5, 6 i 7
Długość paczki impulsów: 4 i 8
Dwukierunkowe, różnicowe stroboskopy danych (DQS i /DQS) są przesyłane/odbierane z danymi
Wyrównane do krawędzi z danymi odczytu i wyrównane do środka z danymi zapisu
DLL synchronizuje przesyły DQ i DQS z zegarem
Różnicowe wejścia zegara (CLK i /CLK)
Maski danych (DM) dla danych zapisu
Polecenia wprowadzane na każdej dodatniej krawędzi CLK, dane i maski danych odnoszą się do obu krawędzi /DQS
Programowalne opóźnienia dodatków dekretowane /CAS są obsługiwane w celu zapewnienia wydajności magistrali poleceń i danych
Średni czas oczekiwania = dodatkowe opóźnienie plus opóźnienie CAS (RL = AL + CL)
Regulacja impedancji przez sterownik poza układem (OCD) i zakończenie na matrycy (ODT) dla lepszej jakości sygnału
Automatyczne ładowanie wstępne paczek impulsów odczytu i zapisu
Tryby automatycznego odświeżania i samoczynnego odświeżania
Wstępnie obciążone wyłączenie zasilania i aktywne wyłączenie zasilania
Zapisz maskę danych
Opóźnienie zapisu = Przeczytaj opóźnienie - 1 (WL = RL - 1)
Interfejs: SSTL_18
Latencja CAS: 3, 4, 5, 6 i 7
Długość paczki impulsów: 4 i 8
Dwukierunkowe, różnicowe stroboskopy danych (DQS i /DQS) są przesyłane/odbierane z danymi
Wyrównane do krawędzi z danymi odczytu i wyrównane do środka z danymi zapisu
DLL synchronizuje przesyły DQ i DQS z zegarem
Różnicowe wejścia zegara (CLK i /CLK)
Maski danych (DM) dla danych zapisu
Polecenia wprowadzane na każdej dodatniej krawędzi CLK, dane i maski danych odnoszą się do obu krawędzi /DQS
Programowalne opóźnienia dodatków dekretowane /CAS są obsługiwane w celu zapewnienia wydajności magistrali poleceń i danych
Średni czas oczekiwania = dodatkowe opóźnienie plus opóźnienie CAS (RL = AL + CL)
Regulacja impedancji przez sterownik poza układem (OCD) i zakończenie na matrycy (ODT) dla lepszej jakości sygnału
Automatyczne ładowanie wstępne paczek impulsów odczytu i zapisu
Tryby automatycznego odświeżania i samoczynnego odświeżania
Wstępnie obciążone wyłączenie zasilania i aktywne wyłączenie zasilania
Zapisz maskę danych
Opóźnienie zapisu = Przeczytaj opóźnienie - 1 (WL = RL - 1)
Interfejs: SSTL_18
.
Dane techniczne
Atrybut | Parametr |
---|---|
Rozmiar pamięci | 1GBit |
Organizacja | 128M x 8 bitów |
Liczba bitów w słowie | 8bit |
Liczba słów | 128M |
Typ montażu | Montaż powierzchniowy |
Typ opakowania | WBGA |
Liczba styków | 84 |
Wymiary | 12.6 x 8.1 x 0.8mm |
Wysokość | 0.8mm |
Długość | 12.6mm |
Minimalna temperatura robocza | -40°C |
Szerokość | 8.1mm |
Maksymalne robocze napięcie zasilania | 1,9 V |
Maksymalna temperatura robocza | +95°C |
Minimalne robocze napięcie zasilania | 1,7 V |