- Nr art. RS:
- 865-1439
- Nr części producenta:
- Si53119-EK
- Producent:
- Skyworks Solutions Inc
Produkt wycofany
- Nr art. RS:
- 865-1439
- Nr części producenta:
- Si53119-EK
- Producent:
- Skyworks Solutions Inc
Dane techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Płytka ewaluacyjna dla Si53119, 19-wyjściowy bufor zegara PCIe, laboratoria Silicon Laboratories
Si53119-EK firmy Silicon Laboratories to zestaw do rozbudowy i zegara PCIe zapewniający wysoką wydajność w przeliczeniu na jeden wat zużytej energii dla zastosowań związanych z taktowaniem, niezbędnych do spełnienia standardów PCI Express® Gen1/2/3. Generatory zegarów i bufory mają dwa razy mniejszą moc i mogą zapewnić do 50% margines na wahania PCI-Express. Silikonowe generatory zegarów i bufory Si53119-EK PCIe w pełni integrują rezystory końcowe, redukują koszty zestawienia materiałowego, wymagania dotyczące przestrzeni na płycie głównej i upraszczają konstrukcję.
Si53119 to 19-wyjściowy, niskoenergetyczny bufor zegara HCSL, który spełnia wszystkie wymagania specyfikacji Intel DB1200ZL dotyczące wydajności.
Si53119 to 19-wyjściowy, niskoenergetyczny bufor zegara HCSL, który spełnia wszystkie wymagania specyfikacji Intel DB1200ZL dotyczące wydajności.
19 wyjść PCIe Gen 3 o niskim poborze mocy 0,7 V i napięciu Pusz-Pull HCSL
Obsługa pętli PLL 100 MHz /133 MHz, obsługa kart PCIe i QPI
Programowanie pasma PLL SW SMBUS zastępuje wartość blokady ze styku HW
9 możliwych do wyboru adresów SMBUS
Adres SMBus konfigurowalny w celu umożliwienia działania wielu buforów w jednej sieci sterującej z napięciem zasilania 3,3 V.
Odłączyć złącze VDDIO na wyjścia
Tryb PLL lub tryb obejścia
Dopuszczalny zakres widma rozproszonego
Napięcie zasilania 1,05 do 3,3 V I/O.
Odchylenie od wyjścia do wyjścia 50 ps
Jitter 50 ps Cyc-Cyc (tryb PLL)
Fluktuacje niskofazowe (zgodne z Intel® QPI, PCIe Gen 1/Gen 2/Gen 3)
Opóźnienie wejścia-wyjścia 100 ps
Temperatura zwiększona: Od -40 do 85°C.
72-stykowe QFN
Obsługa pętli PLL 100 MHz /133 MHz, obsługa kart PCIe i QPI
Programowanie pasma PLL SW SMBUS zastępuje wartość blokady ze styku HW
9 możliwych do wyboru adresów SMBUS
Adres SMBus konfigurowalny w celu umożliwienia działania wielu buforów w jednej sieci sterującej z napięciem zasilania 3,3 V.
Odłączyć złącze VDDIO na wyjścia
Tryb PLL lub tryb obejścia
Dopuszczalny zakres widma rozproszonego
Napięcie zasilania 1,05 do 3,3 V I/O.
Odchylenie od wyjścia do wyjścia 50 ps
Jitter 50 ps Cyc-Cyc (tryb PLL)
Fluktuacje niskofazowe (zgodne z Intel® QPI, PCIe Gen 1/Gen 2/Gen 3)
Opóźnienie wejścia-wyjścia 100 ps
Temperatura zwiększona: Od -40 do 85°C.
72-stykowe QFN
Dane techniczne
Atrybut | Parametr |
---|---|
Funkcja zegara/timera | Bufor zegara |
Rodzaj zestawu | Płytka ewaluacyjna |
Symbol układu | Si53119 |