Bufor zegara PLL / pętli synchronizacji fazy CY2304SXC-1, 1 8-pinowy SOIC

CY2304 to bufor o zerowym opóźnieniu 3,3 V przeznaczony do dystrybucji szybkich zegarów w komputerach PC, stacjach roboczych, bazach danych, telekomunikacji i innych zastosowaniach o wysokiej wydajności. Część jest wyposażona w układową pętlę ze sprzężeniem fazowym (PLL), która blokuje się z zegarem wejściowym na styku REF. Sprzężenie zwrotne PLL musi być wprowadzone do styku FBK i może być uzyskane z jednego z wyjść. Przekrzywienie między wejściem a wyjściem jest gwarantowane jako mniejsze niż 250 ps, a przekrzywienie między wyjściem a wyjściem jest gwarantowane jako mniejsze niż 200 ps. Każdy CY2304 ma dwa banki po dwa wyjścia. Pętla PLL CY2304 przechodzi w stan wyłączenia, gdy na wejściu REF nie ma żadnych krawędzi podnoszących. W tym trybie wszystkie wyjścia są trójfazowym, a PLL jest wyłączony, co powoduje pobór prądu poniżej 25 μA. Wiele urządzeń CY2304 może akceptować ten sam zegar wejściowy i rozprowadzać go w systemie. W takim przypadku przekrzywienie pomiędzy wyjściami dwóch urządzeń jest gwarantowane jako mniejsze niż 500 ps. CY2304 jest dostępny w dwóch różnych konfiguracjach.