Bufor zegara PLL / pętli synchronizacji fazy CY2308SXI-1, 1 16-pinowy SOIC

CY2308 to bufor o zerowym opóźnieniu 3,3 V przeznaczony do dystrybucji szybkich zegarów w komputerach PC, stacjach roboczych, bazach danych, telekomunikacji i innych zastosowaniach o wysokiej wydajności. Część posiada wbudowany układ PLL, który blokuje się z zegarem wejściowym na styku REF. Sprzężenie zwrotne PLL jest sterowane przez zewnętrzny styk FBK, więc użytkownik może wybrać dowolne z wyjść jako wejście zwrotne i podłączyć je do styku FBK. Przekrzywienie wejścia/wyjścia jest mniejsze niż 250 ps, a przekrzywienie wyjścia/wyjścia jest mniejsze niż 200 ps. W CY2308 znajdują się dwa banki z czterema wyjściami, z których każdy jest sterowany przez wybrane wejścia, jak pokazano w tabeli Wybierz dekodowanie wejściowe na stronie 3. Jeśli nie są wymagane wszystkie zegary wyjściowe, rząd B jest trzyokreślony. Zegar wejściowy jest bezpośrednio stosowany do wyjścia w celu testowania układów i układów przez wybrane wejścia. Pętla PLL CY2308 przechodzi w stan wyłączenia, gdy na wejściu REF nie ma żadnych krawędzi podnoszących. W tym trybie wszystkie wyjścia są trójfazowym, a pętla PLL jest wyłączona, co powoduje pobór prądu poniżej 25 μA.