Bufor 9DB106BGLFT, 28-pinowy TSSOP

Bufor Renesas Electronics o zerowym opóźnieniu obsługuje wymagania taktowania PCIe Gen1 i Gen2. Serwer jest napędzany przez parę wyjściową różnicowego kontrolera SRC z generatora zegara głównego zgodnego ze standardem IDT. It tłumi drgania na wejściu zegara i ma możliwość wyboru pasma PLL, aby zmaksymalną wydajność w systemach z lub bez taktowania widma rozrzucania. Interfejs SMBus umożliwia sterowanie szerokością pasma PLL i opcjami obejścia, a 2 pinów żądania zegara nadaje się do zastosowań kart Express.

Możliwość wyboru pasma pll ogranicza do minimum jitter peaking w dalszych oplach
Spread Spectram Compatible tors spreading Input clock for low emi
Nieużywane wyjścia interfejsu SMBus można wyłączyć