Bufor zegara PLL / pętli synchronizacji fazy 9DB106BGILFT, 28-pinowy 28-pinowy TSSOP

Bufor różnicowy firmy Renesas Electronics to bufor z zerowym opóźnieniem, który obsługuje wymagania synchronizacji PCIe Gen1 i Gen2. Zasilany jest przez różnicową parę wyjściową SRC z głównego generatora zegara zgodnego z IDT CK410 lub CK505. Zmniejsza zakłócenia na zegarze wejściowym i ma wybieralną szerokość pasma PLL, aby zmaksymalizować wydajność w systemach z lub bez zegara widma rozproszonego. Interfejs SMBus umożliwia sterowanie szerokością pasma PLL i opcjami obejścia, a 2 styki żądania zegara sprawiają, że urządzenie nadaje się do zastosowań kart ekspresowych.

Tutaj można wyłączyć interfejs SMBus lub nieużywane wyjścia
Zgodność z rozprzestrzenianiem się widma lub śledzenie rozprzestrzeniania się zegara wejściowego w przypadku niskiej emisji elektromagnetycznych
Tryb PLL lub obejścia lub PLL umożliwia wyświetlanie przychodzącego zegara
Różnicowe pary wyjść prądowych od 6 do 0,7 V