Syntezator częstotliwości RC32504A000GNK#BB0, 20Gsps 24-pinowy, 24-QFN, Renesas Electronics
- Nr art. RS:
- 230-6594P
- Nr części producenta:
- RC32504A000GNK#BB0
- Producent:
- Renesas Electronics
Ten produkt jest niedostępny.
Przepraszamy, ale obecnie nie posiadamy tego produktu w magazynie i nie ma możliwości jego zamówienia.
Cena netto szt. (na tacce)
63,50 zł
(bez VAT)
78,10 zł
(z VAT)
Produkty | Za jednostkę |
---|---|
10 - 24 | 63,50 zł |
25 + | 61,56 zł |
- Nr art. RS:
- 230-6594P
- Nr części producenta:
- RC32504A000GNK#BB0
- Producent:
- Renesas Electronics
Dane techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Uniwersalny translator częstotliwości Renesas Electronics RC32504A to mały element synchronizacji o niskim poziomie mocy przeznaczony do natychmiastowego umieszczenia obok PHY, switch, ASIC lub FPGA, który wymaga kilku zegarów referencyjnych o wydajności jitter mniejszej niż 100fs. Może on działać jako syntezator częstotliwości do lokalnego generowania zegara referencyjnego, tłumik jitter do wykonywania lokalnego czyszczenia i/lub translacji częstotliwości centralnie dostarczonego odniesienia, Synchroniczny zegar sprzętu Ethernet umożliwiający filtrowanie pasm dostępu i czyszczenie odniesień dostarczanych przez sieć lub jako DCO dla aplikacji uzupełniania częstotliwości lub zegara OTN.
Jitter poniżej 100 fs RMS (10 kHz do 20 MHz)
Zgodność z ITU-T G. 8262 dla synchronicznego Ethernet/OTN (EWG/OEC) i ITU-T G. 8262.1 dla rozszerzonego synchronicznego Ethernet/OTN (eEEC/eOEC)
Rdzeń PLL składa się z sprzężenia zwrotnego analogowego PLL (APL), które opcjonalnie może być kierowane przez cyfrowy PLL (DPLL)
Programowany bufor wejściowy obsługuje HCSL, LVDS lub dwie LVCMOS bez konieczności użycia zewnętrznych zakończeń
Monitor referencyjny kwalifikował/nie kwalifikował zegara wejściowego
Programowalne wyjście stanu
Obsługuje do 1MHz I2C lub do 20MHz SPI portu szeregowego procesora
Możliwość automatycznej konfiguracji po zresetowaniu za pomocą wewnętrznej, definiowanej przez użytkownika jednorazowej pamięci programowanej (OTP) z maksymalnie czterema różnymi konfiguracjami
Pakiet 4 x 4 mm 24-QFN
4 wyjścia różnicowe/8 wyjścia LVCMOS
Wyjście Włączanie wejścia z programowanym efektem
Zgodność z ITU-T G. 8262 dla synchronicznego Ethernet/OTN (EWG/OEC) i ITU-T G. 8262.1 dla rozszerzonego synchronicznego Ethernet/OTN (eEEC/eOEC)
Rdzeń PLL składa się z sprzężenia zwrotnego analogowego PLL (APL), które opcjonalnie może być kierowane przez cyfrowy PLL (DPLL)
Programowany bufor wejściowy obsługuje HCSL, LVDS lub dwie LVCMOS bez konieczności użycia zewnętrznych zakończeń
Monitor referencyjny kwalifikował/nie kwalifikował zegara wejściowego
Programowalne wyjście stanu
Obsługuje do 1MHz I2C lub do 20MHz SPI portu szeregowego procesora
Możliwość automatycznej konfiguracji po zresetowaniu za pomocą wewnętrznej, definiowanej przez użytkownika jednorazowej pamięci programowanej (OTP) z maksymalnie czterema różnymi konfiguracjami
Pakiet 4 x 4 mm 24-QFN
4 wyjścia różnicowe/8 wyjścia LVCMOS
Wyjście Włączanie wejścia z programowanym efektem
.
Dane techniczne
Atrybut | Parametr |
---|---|
Szybkość konwersji | 20Gsps |
Maksymalna częstotliwość wyjściowa | 180MHz |
Typ montażu | Montaż powierzchniowy |
Liczba elementów na układ | 8 |
Typ opakowania | 24-QFN |
Liczba styków | 24 |