Kondycjonowanie sygnału zegara, CMOS, 8-pinowy SOIC

Renesas Electronics IDT570 to wysokowydajny bufor z zerowym opóźnieniem (ZDB), który integruje własne techniki pętli analogowo-cyfrowej fazy zamkniętej (PLL) protokołu IDT. Wersja A jest zalecana dla wersji 5 V i wersja B dla wersji 3.3 V. Układ scalony jest częścią rodziny zegarków ClockBlocks™ firmy IDT i został zaprojektowany jako zwiększenie wydajności w celu spełnienia obecnych wymagań dotyczących wyższej prędkości i niższego napięcia. Funkcja opóźnienia zerowego oznacza, że rosnąca krawędź zegara wejściowego jest wyrównana z rosnącymi krawędziami obu zegarów wyjściowych, co daje wrażenie braku opóźnienia przez urządzenie. Na chipie znajdują się dwa wyjścia, z których jeden to niski przekrzywiony podział przez dwa wyjścia.

Funkcjonalny odpowiednik AV9170 (nie zastępujący styku na styk).
Niskie przekrzywienie sygnału wejściowego do wyjścia 300 ps maks. (>Wyjścia 60 MHz)
Wyjścia niskiego przekrzywienia (100 obrazów/s). Jedna z nich to ÷ 2 z drugiej
Ability do wyboru pomiędzy 14 różnymi multiszczypcami od 0,5X do 32X
Częstotliwość zegara wyjściowego do 168 MHz przy 3.3 V.
Może odzyskać ograniczony cykl roboczy zegara wejściowego