Zintegrowana technologia Multi-DSPL zmniejsza powierzchnię PCB i strukturę przez zmniejszenie zapotrzebowania na dodatkowe komponenty zewnętrzne. Jego 3 DSPL może jednocześnie generować dowolne kombinacje zegarów synchronizacji zgodnych ze standardem SyncE i IEEE-1588.
Si5348 łatwo spełnia wymagania jitter specyfikacji elementów fizycznych 25G, 40G i 100G, co eliminuje potrzebę stosowania dodatkowych elementów.
Prosta, intuicyjna konfiguracja i dostosowanie dzięki pakietowi oprogramowania ClockBuilder Pro firmy Silicon Lab.
Zintegrowana technologia Multi-DSPL zmniejsza powierzchnię PCB i strukturę przez zmniejszenie zapotrzebowania na dodatkowe komponenty zewnętrzne. Jego 3 DSPL może jednocześnie generować dowolne kombinacje zegarów synchronizacji zgodnych ze standardem SyncE i IEEE-1588.
Si5348 łatwo spełnia wymagania jitter specyfikacji elementów fizycznych 25G, 40G i 100G, co eliminuje potrzebę stosowania dodatkowych elementów.
Prosta, intuicyjna konfiguracja i dostosowanie dzięki pakietowi oprogramowania ClockBuilder Pro firmy Silicon Lab.