Pamięć flash 512Mbit 24-pinowy BGA CFI, SPI Montaż powierzchniowy

Urządzenie S25FS512S łączy się z systemem hosta za pośrednictwem interfejsu szeregowego (SPI). Obsługiwane są tradycyjne jednobitowe wejścia i wyjścia szeregowe SPI (pojedyncze WE/Wy lub SIO), a także opcjonalne polecenia szeregowe twiobit (podwójne WE/Wy lub DIO) i czterobitowe poczwórne we/wy (QIO) lub Quad PeripheralInterface (QPI). Ten interfejs o wielu szerokościach jest nazywany SPI Multi-i/o lub Mio. Ponadto dostępne są polecenia odczytu DDR (Double Data Rate) dla QIO i QPI, które umożliwiają przesyłanie adresów i odczyt danych na obu krawędziach zegara. Architektura FS-S Eclipse zawiera bufor programowania stron, który umożliwia zaprogramowanie do 512 bajtów w jednej operacji, co zapewnia Faster do efektywnego programowania i kasowania danych w porównaniu z programem SPI poprzedniej generacji lub algorytmami kasowania. Wykonanie kodu bezpośrednio z pamięci flash jest często nazywane wykonaniem Na Miejscu lub XIP. Dzięki zastosowaniu urządzeń S25FS512S z wyższą szybkością zegara i poleceniami Quad lub DDR-Quad szybkość odczytu instrukcji może być zgodna lub wyższa niż w przypadku tradycyjnych interfejsów równoległych, pamięci asynchronicznych LUB flash, a jednocześnie znacznie zmniejsza się liczba sygnałów.Produkty S25FS512S oferują wysoką gęstość w połączeniu z elastycznością i wysoką wydajnością wymaganą przez różne aplikacje mobilne lub wbudowane. Są one doskonałym rozwiązaniem dla systemów o ograniczonej przestrzeni, połączeniach sygnałowych i mocy. Idealnie nadają się do przechowywania programowanych danych w pamięci RAM, bezpośredniego wykonywania kodu (XIP).