SDRAM, 512Mbit, 60-Pin, WBGA, Montaż powierzchniowy

W9751G8KB to 512-bitowa pamięć DDR2 SDRAM, o prędkości -18/-25/25I i -3.

Architektura podwójnej prędkości danych: dwa transfery danych na cykl zegara
Latencja CAS: 3, 4, 5, 6 i 7
Długość paczki impulsów: 4 i 8
Dwukierunkowe, różnicowe stroboskopy danych (DQS i /DQS) są przesyłane/odbierane z danymi
Wyrównane do krawędzi z danymi odczytu i wyrównane do środka z danymi zapisu
DLL synchronizuje przesyły DQ i DQS z zegarem
Różnicowe wejścia zegara (CLK i /CLK)
Maski danych (DM) dla danych zapisu
Polecenia wprowadzane na każdej dodatniej krawędzi CLK, dane i maski danych odnoszą się do obu krawędzi /DQS
Programowalne opóźnienia dodatków dekretowane /CAS są obsługiwane w celu zapewnienia wydajności magistrali poleceń i danych
Średni czas oczekiwania = dodatkowe opóźnienie plus opóźnienie CAS (RL = AL + CL)
Regulacja impedancji przez sterownik poza układem (OCD) i zakończenie na matrycy (ODT) dla lepszej jakości sygnału
Automatyczne ładowanie wstępne paczek impulsów odczytu i zapisu
Tryby automatycznego odświeżania i samoczynnego odświeżania
Wstępnie obciążone wyłączenie zasilania i aktywne wyłączenie zasilania
Zapisz maskę danych
Opóźnienie zapisu = Przeczytaj opóźnienie - 1 (WL = RL - 1)
Interfejs: SSTL_18