Cypress Semiconductor, CY7C1412KV18-250B

Urządzenia Cypress Semiconductor serii CY7C1412KV18 to synchroniczne pamięci SRAM z rurociągiem 1.8 V, wyposażone w architekturę QDR II. Architektura QDR II składa się z dwóch oddzielnych portów: Portu odczytu i portu zapisu w celu uzyskania dostępu do macierzy pamięci. Port odczytu ma dedykowane wyjścia danych do obsługi operacji odczytu, a port zapisu ma dedykowane wejścia danych do obsługi operacji zapisu.

Zegar 333 MHz dla wysokiej przepustowości
Dwa słowa pękają przy wszystkich dostępach
Interfejsy DDR (Double Data Rate) na portach odczytu i zapisu z częstotliwością 333 MHz.
Dwa zegary wejściowe do precyzyjnego taktowania DDR
Dwa zegary wejściowe dla danych wyjściowych, aby zminimalizować przekrzywienie zegara i niedopasowanie czasu lotu
Zegary Echo upraszczają przechwytywanie danych w systemach o dużej szybkości
Pojedyncza magistrala wejściowa adresów multipleksowych blokuje wejścia adresowe zarówno dla portów odczytu, jak i zapisu