Sterownik zegara PLL / pętli synchronizacji fazy, CMOS, Sterownik zegara, TTL, TTL, 10-wejścia 20-pinowy, SSOP

Renesas Electronics FCT3805 to sterownik zegara 3.3 V zbudowany z wykorzystaniem technologii Advanced CMOS. Urządzenie składa się z dwóch banków kierowców, z których każdy ma 1:5 fanout i własną kontrolę wyjścia. Urządzenie jest wyposażone w „pulsujący” monitor do diagnostyki i jazdy PLL. Wyjście MON jest identyczne ze wszystkimi innymi wyjściami i zgodne ze specyfikacjami wyjściowymi zawartymi w niniejszym dokumencie. FCT3805 oferuje wejścia o niskiej pojemności.

0.5 TECHNOLOGIA Micron CMOS
Gwarantowany niski przekrzywienie < 500ps (maks.)
Bardzo niskie zniekształcenie cyklu pracy < 1.0ns (maks.)
Bardzo niski poziom zasilania pamięci CMOS
Wejścia i wyjścia zgodne z TTL
Wejścia mogą być napędzane z komponentów 3,3 V lub 5 V.
Dwa niezależne banki wyjściowe z 3-państwową kontrolą
1:5 fanout na bank
Wyjście monitora „Heartbeat”
VCC = 3,3 V ± 0,3 V.
Dostępne w pakietach SSOP, SOIC i QSOP