Timing

Bufor Renesas Electronics 9DB106 o zerowym opóźnieniu obsługuje wymagania taktowania PCIe Gen1 i Gen2. 9DB106 jest napędzany różnicową parą wyjściową SRC z generatora zegara głównego zgodnego ze standardem IDT CK410/CK505. Tłumi drgania na wejściu zegara i ma możliwość wyboru pasma PLL, aby zmaksymalną wydajność w systemach z lub bez rejestracji widma rozproszonego. Interfejs SMBus umożliwia sterowanie szerokością pasma PLL i opcjami obejścia, natomiast 2 pinów żądania zegara (CLKREQ#) sprawia, że 9DB106 nadaje się do zastosowań kart Express Card.

6 - 0.7 V pary wyjść różnicowych w trybie prądu (HCSL)
Złącze CLKREQ# do wyjść 1 i 4/obsługuje kartę Express Card aplikacji
Tryb PLL lub bocznikowania/PLL może wyłączyć zegar przyjeżdżania
Możliwość wyboru pasma PLL/ograniczenie do minimum drgań w dalszych PLL
Zgodność ze standardem Spread Spectum/rozrzucanie zegara wejściowego w celu uzyskania niskich zakłóceń elektromagnetycznych
Interfejs SMBus/nieużywane wyjścia mogą być wyłączone
Cykliczne przełączanie jitter < 50 ps
Przekrzywienie wydruku < do wydruku 50 ps