Bufor zegara 9DB102BGLF, 20-pinowy TSSOP

Bufor zerowego opóźnienia firmy Renesas Electronics obsługuje wymagania zegarowe PCI Express. jest napędzany przez różnicową parę wyjściową SRC z zegara głównego zgodnego z normą ICS CK410/CK505. Zmniejsza zakłócenia na zegarze wejściowym i ma wybieralną szerokość pasma PLL, aby zmaksymalizować wydajność w systemach z lub bez zegara rozproszonego widma.

Styk CLKREQ do wyjść 1 i 4/włączanie wyjścia do zastosowań karty ekspresowej PLL lub trybu obejścia/PLL może zatrzymać zegar przychodzący Wybieralna szerokość pasma PLL/minimalizacja jitteru szczytowego w downstream PLL Zgodność z rozprzestrzenianiem się widma/Śledzenie rozprzestrzeniania się zegara wejściowego dla interfejsu SMBus o niskiej EMI/Nieużywane wyjścia mogą być wyłączone Dostępny zakres temperatur przemysłowych