Bufor zegara, Bufor zegara, 5-wejścia 20-pinowy, TSSOP
- Nr art. RS:
- 216-6210
- Nr części producenta:
- 85104AGILF
- Producent:
- Renesas Electronics
222 W magazynie, dostawa w ciągu 4 dni roboczych UWAGA: Dostawa może potrwać dłużej z powodu odprawy celnej.
Wysyłka standardowa
Cena netto za szt.
86,00 zł
(bez VAT)
105,78 zł
(z VAT)
Produkty | Za jednostkę |
|---|---|
| 1 - 9 | 86,00 zł |
| 10 - 24 | 78,93 zł |
| 25 - 49 | 75,78 zł |
| 50 - 99 | 72,81 zł |
| 100 + | 66,69 zł |
- Nr art. RS:
- 216-6210
- Nr części producenta:
- 85104AGILF
- Producent:
- Renesas Electronics
Dane techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Renesas Electronics 85104I to niskoprzekrzywiony, wysokowydajny bufor różnicowy 1-to-4/LVCMOS-to-0.7V HCSL. Model 85104I ma dwa wejścia zegara do wyboru. Para CLK0, nCLK0 może akceptować większość standardowych poziomów wejścia różnicowego. Jednokończony CLK1 może akceptować poziomy wejściowe LVCMOS lub LVTTL. Włączenie zegara jest wewnętrznie zsynchronizowane, aby wyeliminować impulsy zegara na wyjściach podczas asynchronicznego asercji/deasercji styku włączania zegara.
Cztery wyjścia różnicowe HCSL 0,7 V.
Możliwość wyboru wejść różnicowych CLK0, nCLK0 lub LVCMOS
CLK0, nCLK0 para może zaakceptować następujące różnicowe
Poziomy wejściowe: LVPECL, LVDS, LVHSTL, HCSL
CLK1 może akceptować następujące poziomy wejściowe:
LVCMOS lub LVTTL
Maksymalna częstotliwość wyjściowa: 500 MHz.
Konwertuje dowolny jednostronny sygnał wejściowy na 3,3 V.
Poziomy HCSL z odchyleniem rezystora na wejściu nCLK
Przekrzywienie wydruku: 100 kopii/s (maksymalnie)
Przekrzywienie części do części: 600 operacji (maksymalnie)
Opóźnienie rozmnażania: 3,2 ns (maksymalnie)
Jitter fazy dodatku, RMS: 0,22 ps (typowy)
Możliwość wyboru wejść różnicowych CLK0, nCLK0 lub LVCMOS
CLK0, nCLK0 para może zaakceptować następujące różnicowe
Poziomy wejściowe: LVPECL, LVDS, LVHSTL, HCSL
CLK1 może akceptować następujące poziomy wejściowe:
LVCMOS lub LVTTL
Maksymalna częstotliwość wyjściowa: 500 MHz.
Konwertuje dowolny jednostronny sygnał wejściowy na 3,3 V.
Poziomy HCSL z odchyleniem rezystora na wejściu nCLK
Przekrzywienie wydruku: 100 kopii/s (maksymalnie)
Przekrzywienie części do części: 600 operacji (maksymalnie)
Opóźnienie rozmnażania: 3,2 ns (maksymalnie)
Jitter fazy dodatku, RMS: 0,22 ps (typowy)
Dane techniczne
Atrybut | Parametr |
|---|---|
| Funkcja logiczna | Bufor zegara |
| Liczba wejść zegarowych | 5 |
| Typ opakowania | TSSOP |
| Liczba styków | 20 |