Element zestawu rozwojowego do JTAG-HS3, narzędzie Xilinx

Kabel do programowania JTAG-HS3 umożliwia szybkie programowanie/debugowanie urządzeń Xilinx FPGA i SoC z komputera głównego.

• Oddzielne napędy Vref napięcia sygnału JTAG
• napięcie odniesienia może wynosić od +1,8V do +5V.
• Port USB 2.0 HS umożliwia podłączenie magistrali JTAG z szybkością do 30 Mb/s
• Zgodność z Xilinx 14.1 i now
• Zgodność z Xilinx Vivado 2013.3 i nowszymi
• Złącze PC: MicroUSB
• Złącze JTAG: 2 x 7-stykowe 2 mm
• Otwarty bufor na pinie 14 umożliwia zresetowanie procesora na platformie Xilinx Zynq

• Xilinx układy FPGA

• Xilinx 9500/9500XL CPLD

Ten kabel nie jest potrzebny do płyt Digilent Xilinx FPGA, ponieważ posiadają one wbudowaną funkcjonalność.

Kabel USB

FPGA to urządzenie półprzewodnikowe składające się z Matrix Configurable Logic Blocks (CLB) połączonych przez programowalne łączniki. Użytkownik określa te połączenia poprzez programowanie SRAM. CLB może być prosty (ORAZ, LUB Gates, itp.) lub złożony (blok pamięci RAM). Układ FPGA umożliwia wprowadzanie zmian w konstrukcji nawet po przylutowaniu urządzenia do płytki drukowanej.