Bufor zegara PLL / pętli synchronizacji fazy CY2309ZXI-1H, 1 16-pinowy TSSOP

CY2305 jest 8-pinową wersją CY2309. Akceptuje jedno wejście referencyjne i steruje pięcioma zegarami o małym przekrzywienia. Wersje -1H każdego urządzenia pracują z częstotliwością do 100-/133 MHz i mają napęd wyższy niż urządzenia -1. Wszystkie części mają wbudowany układ PLL, który blokuje się na zegarze wejściowym na sworzniu REF. Sprzężenie zwrotne PLL jest włączone i jest uzyskiwane z płytki CLKOUT. Każdy CY2309 ma dwa banki po cztery wyjścia, które mogą być sterowane przez wybrane wejścia. Jeśli nie są wymagane wszystkie zegary wyjściowe, można podać zespół B. Wybrane wejścia umożliwiają również bezpośrednie zastosowanie zegara wejściowego do wyjść w celu przeprowadzenia testów układów i układów. Sterowniki PLL CY2305 i CY2309 wchodzą w tryb wyłączenia, gdy na wejściu REF nie ma żadnych krawędzi podnoszących. W tym stanie wyjścia są trójstanowe i pętla PLL jest wyłączona, co powoduje pobór prądu poniżej 25,0 μA dla tych części.