Złożony programowalny układ logiczny (CPLD) Altera MAX V MBGA 64 -pinowy komórki makro: 32
- Nr art. RS:
- 830-3650
- Nr części producenta:
- 5M40ZM64C5N
- Producent:
- Altera
Informacje o zapasach są obecnie niedostępne
- Nr art. RS:
- 830-3650
- Nr części producenta:
- 5M40ZM64C5N
- Producent:
- Altera
Dane techniczne
Dane techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie | Atrybut | Wartość |
|---|---|---|
| Marka | Altera | |
| Rodzina układów | MAX V | |
| Liczba komórek makro | 32 | |
| Liczba wejść/wyjść użytkownika | 30 | |
| Typ pamięci | Flash | |
| Liczba bloków/elementów logicznych | 40 | |
| Możliwość programowania w systemie | W systemie | |
| Typ montażu | Montaż powierzchniowy | |
| Typ opakowania | MBGA | |
| Maksymalna temperatura robocza | +85°C | |
| Minimalna temperatura robocza | 0°C | |
| Liczba styków | 64 | |
| Opóźnienie propagacji | 14ns | |
| Możliwość sterowania poszczególnymi wyjściami | Tak | |
| Wymiary | 4.5 x 4.5 x 1.05mm | |
| Wysokość | 1.05mm | |
| Długość | 4.5mm | |
| Maksymalne robocze napięcie zasilania | 1,89 V | |
| Warunek testu opóźnienia propagacji | 10pF | |
| Szerokość | 4.5mm | |
| Minimalne robocze napięcie zasilania | 1,71 V | |
| Możliwość ponownego zaprogramowania | Tak | |
| Zaznacz wszystkie | ||
|---|---|---|
Marka Altera | ||
Rodzina układów MAX V | ||
Liczba komórek makro 32 | ||
Liczba wejść/wyjść użytkownika 30 | ||
Typ pamięci Flash | ||
Liczba bloków/elementów logicznych 40 | ||
Możliwość programowania w systemie W systemie | ||
Typ montażu Montaż powierzchniowy | ||
Typ opakowania MBGA | ||
Maksymalna temperatura robocza +85°C | ||
Minimalna temperatura robocza 0°C | ||
Liczba styków 64 | ||
Opóźnienie propagacji 14ns | ||
Możliwość sterowania poszczególnymi wyjściami Tak | ||
Wymiary 4.5 x 4.5 x 1.05mm | ||
Wysokość 1.05mm | ||
Długość 4.5mm | ||
Maksymalne robocze napięcie zasilania 1,89 V | ||
Warunek testu opóźnienia propagacji 10pF | ||
Szerokość 4.5mm | ||
Minimalne robocze napięcie zasilania 1,71 V | ||
Możliwość ponownego zaprogramowania Tak | ||
Urządzenie max V CPLD Altera
Niska moc i nieulotna architektura CPLD
Błyskawiczny czas konfiguracji (0,5 ms lub mniej)
Prąd w trybie gotowości do 25 μA oraz szybkie wyłączanie/zerowanie
Opóźnienie szybkiego propagacji i czas zegara do wyjścia
Oscylator wewnętrzny
Błyskawiczny czas konfiguracji (0,5 ms lub mniej)
Prąd w trybie gotowości do 25 μA oraz szybkie wyłączanie/zerowanie
Opóźnienie szybkiego propagacji i czas zegara do wyjścia
Oscylator wewnętrzny
.
Powiązane linki
- Złożony programowalny układ logiczny (CPLD) Altera MAX 3000A TQFP 44 -pinowy komórki makro: 32
- Złożony programowalny układ logiczny (CPLD) Altera MAX 3000A PLCC 44 -pinowy komórki makro: 32
- Złożony programowalny układ logiczny (CPLD) Altera MAX 7000 PLCC 44 -pinowy komórki makro: 64
- Układ CPLD Altera MAX II MBGA 256 -pinowy komórki makro: 980
- Złożony programowalny układ logiczny (CPLD) Microchip Atmel TQFP 100 -pinowy komórki makro: 128
- Złożony programowalny układ logiczny (CPLD) Microchip Atmel TQFP 100 -pinowy komórki makro: 64
- Złożony programowalny układ logiczny (CPLD) Microchip ATF16V8B PLCC 20 -pinowy komórki makro: 8
- Złożony programowalny układ logiczny (CPLD) Microchip Atmel TQFP 44 -pinowy komórki makro: 64
