Microchip Pamięć flash Bramka rozdzielająca 64 MB 8-pinowy WDFN SPI Powierzchnia 8 ns

Obecnie niedostępne
Przepraszamy, nie mamy informacji, czy ten produkt będzie jeszcze dostępny w magazynie. Zostanie on wkrótce usunięty z oferty RS.
Nr art. RS:
165-4038
Nr części producenta:
SST26VF064B-104I/MN
Producent:
Microchip
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie

Marka

Microchip

Typ produktu

Pamięć flash

Rozmiar pamięci

64MB

Typ złącza

SPI

Typ obudowy

WDFN

Liczba styków

8

Maksymalna częstotliwość zegara

104MHz

Typ montażu

Powierzchnia

Typ komórek

Bramka rozdzielająca

Maksymalne napięcie zasilania

3.6V

Minimalne napięcie zasilania

2.7V

Minimalna temperatura robocza

-40°C

Maksymalna temperatura robocza

85°C

Długość

6mm

Normy/Zatwierdzenia

No

Wysokość

0.8mm

Liczba bitów w słowie

8

Liczba słów

8K

Seria

SST26

Norma motoryzacyjna

AEC-Q100

Maksymalny czas dostępu swobodnego

8ns

Prąd zasilania

20mA

SST26VF016B/032B/064B Pamięć superFlash® serii szeregowej Quad I/O (SQI)


Rodzina urządzeń SST26VF016B/032B/064B firmy Microchip to szeregowe układy scalone pamięci SuperFlash® interfejsu szeregowego Quad I/O™ (SQI™) z sześciożyłowym, 4-bitowym interfejsem I/O, które umożliwiają pracę w niskim poborze mocy w kompaktowej obudowie typu pin. Zastosowanie interfejsu Microchip SQI™ zapewnia wydajność do 104 MHz i umożliwia wykonywanie operacji z niewielkim opóźnieniem (XIP) przy minimalnej pamięci bufora procesora. Te chipy pamięci flash obsługują również pełną zgodność zestawów poleceń z tradycyjnym protokołem Serial Peripheral Interface (SPI).

Dzięki zastosowaniu technologii SuperFlash® urządzenia te oferują wyjątkowe czasy wymazywania, które są bardzo korzystne w porównaniu z innymi alternatywami pamięci Flash. Polecenia kasowania sektorów i bloków są zazwyczaj wykonywane w ciągu 18 ms, przy czym operacja pełnego wymazywania chipów zajmuje standardowo 35 ms.

Funkcje


Architektura interfejsu szeregowego - Nibble-Wide Multiplexed I/O ze strukturą poleceń szeregowych przypominającą SPI

Protokół peryferyjnego interfejsu szeregowego (SPI) x1/x2/x4

Częstotliwość zegara wysokiej prędkości - maks. 104 MHz.

Tryby impulsowe

Niski pobór mocy - aktywny odczyt 15 mA (standardowo z częstotliwością 104 MHz), w trybie gotowości 15 μA (standardowo)

Krótki czas usuwania - usuwanie sektora/bloku: 18 ms (standardowo); usuwanie wiórów: 35 ms (standardowo)

Elastyczne funkcje usuwania

Programowane zabezpieczenie przed zapisem

Pamięć flash, Microchip


Powiązane linki