Pamięć flash 128Mbit 16-pinowy SOIC SPI Montaż powierzchniowy 8ns

Rodzina FL-L łączy się z systemem hosta za pośrednictwem interfejsu szeregowego (SPI). Obsługiwane są tradycyjne jedno-bitowe wejście i wyjście szeregowe SPI (pojedyncze wejścia/wyjścia lub SIO), a także opcjonalne polecenia dwubitowe (podwójne wejście/wyjście lub DIO) oraz czterobitowe Quad I/O (QIO) i Quad Peripheral Interface (QPI). Ponadto istnieją polecenia odczytu DDR (Double Data Rate) dla modułów QIO i QPI, które przekazują adres i odczytują dane na obu krawędziach zegara. Architektura zawiera bufor programowania stron, który umożliwia zaprogramowanie do 256 bajtów w jednej operacji i zapewnia obsługę poszczególnych 4-kilowych sektorów, 32-kilobajtowych bloków, 64 KB bloku lub całego usuwania chipów. Dzięki zastosowaniu urządzeń z rodziny FL-L z większą liczbą obsługiwanych zegarów, z poleceniami Quad szybkość transmisji odczytu instrukcji może być wyższa niż tradycyjny interfejs równoległy, asynchroniczny, pamięci NOR, przy jednoczesnym radykalnym zmniejszeniu liczby sygnałów. Produkty z rodziny FL-L charakteryzują się wysoką gęstością oraz elastycznością i wysoką wydajnością wymaganą przez różne aplikacje mobilne lub wbudowane. Stanowi idealne rozwiązanie do przechowywania danych w systemach o ograniczonej przestrzeni, połączeniach sygnałowych i poborze mocy. Te pamięci oferują elastyczność i wydajność znacznie wyższą niż zwykłe szeregowe urządzenia błyskowe. Idealnie nadają się do wyświetlania kodów dzięki pamięci RAM, bezpośredniego wykonywania kodu (XIP) i ponownego programowania danych.