Alliance Memory SDRAM AS4C512M16D4A-62BIN 8 GB 96-pinowy FBGA-96 kulowe Otwór przelotowy 16 bit
- Nr art. RS:
- 665-417
- Nr części producenta:
- AS4C512M16D4A-62BIN
- Producent:
- Alliance Memory
Suma częściowa (1 sztuka)*
300,02 zł
(bez VAT)
369,02 zł
(z VAT)
Dodaj 1 sztuka, aby uzyskać bezpłatną dostawę
Tymczasowo niedostępny
- 392 szt. dostępne od 09 kwietnia 2026
Potrzebujesz więcej? Wprowadź ilość, kliknij „Sprawdź daty dostawy” dla szczegółów dostawy.
Produkty | Za jednostkę |
|---|---|
| 1 + | 300,02 zł |
*cena orientacyjna
- Nr art. RS:
- 665-417
- Nr części producenta:
- AS4C512M16D4A-62BIN
- Producent:
- Alliance Memory
Specyfikacje
Informacje techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie | Atrybut | Wartość |
|---|---|---|
| Marka | Alliance Memory | |
| Typ produktu | SDRAM | |
| Rozmiar pamięci | 8GB | |
| Organizacja | 512M x 16 | |
| Szerokość magistrali danych | 16bit | |
| Typ montażu | Otwór przelotowy | |
| Typ obudowy | FBGA-96 kulowe | |
| Liczba styków | 96 | |
| Normy/Zatwierdzenia | JEDEC, RoHS | |
| Norma motoryzacyjna | Nie | |
| Zaznacz wszystkie | ||
|---|---|---|
Marka Alliance Memory | ||
Typ produktu SDRAM | ||
Rozmiar pamięci 8GB | ||
Organizacja 512M x 16 | ||
Szerokość magistrali danych 16bit | ||
Typ montażu Otwór przelotowy | ||
Typ obudowy FBGA-96 kulowe | ||
Liczba styków 96 | ||
Normy/Zatwierdzenia JEDEC, RoHS | ||
Norma motoryzacyjna Nie | ||
- Kraj pochodzenia:
- TW
Pamięć synchroniczna DRAM Alliance Memory jest wyposażona w szkolenie dotyczące odczytu preambuły i obsługę trybu wyłączania sterowania w celu poprawy wydajności. Zawiera możliwość adresowania na pamięć DRAM (PDA) i sterowanie impedancją sterownika wyjściowego. Dodatkowe funkcje obejmują dynamiczne zakończenie włączania (ODT), maskę danych wejściowych (DM), odwrócenie magistrali danych (DBI) i kalibrację ZQ w celu zapewnienia integralności sygnału i optymalizacji zasilania.
Przerwanie autoodświeżania
Architektura prefetch bitów 8n
Wstępne ładowanie i aktywne wyłączenie zasilania
