Sterownik zegara PLL / pętli synchronizacji fazy, CMOS, Sterownik zegara, TTL, TTL, 10-wejścia 20-pinowy, SSOP
- Nr art. RS:
- 217-7824
- Nr części producenta:
- 49FCT3805EPYGI
- Producent:
- Renesas Electronics
1216 W magazynie, dostawa w ciągu 4 dni roboczych UWAGA: Dostawa może potrwać dłużej z powodu odprawy celnej.
Wysyłka standardowa
Cena netto za szt. (opak. á 5)
14,53 zł
(bez VAT)
17,87 zł
(z VAT)
Produkty | Za jednostkę | Za opakowanie* |
---|---|---|
5 - 5 | 14,53 zł | 72,63 zł |
10 - 20 | 13,09 zł | 65,43 zł |
25 - 95 | 12,34 zł | 61,70 zł |
100 - 245 | 10,67 zł | 53,37 zł |
250 + | 10,14 zł | 50,72 zł |
*cena za opakowanie
- Nr art. RS:
- 217-7824
- Nr części producenta:
- 49FCT3805EPYGI
- Producent:
- Renesas Electronics
Dane techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Renesas Electronics FCT3805 to sterownik zegara 3.3 V zbudowany z wykorzystaniem technologii Advanced CMOS. Urządzenie składa się z dwóch banków kierowców, z których każdy ma 1:5 fanout i własną kontrolę wyjścia. Urządzenie jest wyposażone w „pulsujący monitor do diagnostyki i jazdy PLL. Wyjście MON jest identyczne ze wszystkimi innymi wyjściami i zgodne ze specyfikacjami wyjściowymi zawartymi w niniejszym dokumencie. FCT3805 oferuje wejścia o niskiej pojemności.
0.5 TECHNOLOGIA Micron CMOS
Gwarantowany niski przekrzywienie < 500ps (maks.)
Bardzo niskie zniekształcenie cyklu pracy < 1.0ns (maks.)
Bardzo niski poziom zasilania pamięci CMOS
Wejścia i wyjścia zgodne z TTL
Wejścia mogą być napędzane z komponentów 3,3 V lub 5 V.
Dwa niezależne banki wyjściowe z 3-państwową kontrolą
1:5 fanout na bank
Wyjście monitora „Heartbeat
VCC = 3,3 V ± 0,3 V.
Dostępne w pakietach SSOP, SOIC i QSOP
Gwarantowany niski przekrzywienie < 500ps (maks.)
Bardzo niskie zniekształcenie cyklu pracy < 1.0ns (maks.)
Bardzo niski poziom zasilania pamięci CMOS
Wejścia i wyjścia zgodne z TTL
Wejścia mogą być napędzane z komponentów 3,3 V lub 5 V.
Dwa niezależne banki wyjściowe z 3-państwową kontrolą
1:5 fanout na bank
Wyjście monitora „Heartbeat
VCC = 3,3 V ± 0,3 V.
Dostępne w pakietach SSOP, SOIC i QSOP
Dane techniczne
Atrybut | Parametr |
---|---|
Seria układów logicznych | CMOS |
Funkcja logiczna | Sterownik zegara |
Typ sygnału wejściowego | TTL |
Poziom logiczny wyjścia | TTL |
Liczba wejść zegarowych | 10 |
Typ opakowania | SSOP |
Liczba styków | 20 |