Bramka logiczna AND Montaż powierzchniowy TSSOP wejścia na bramkę: 2 14 -pinowy Bufor, CMOS
- Nr art. RS:
- 171-3313
- Nr części producenta:
- 74VHC08FT
- Producent:
- Toshiba
Suma częściowa (1 rolka po 2500 sztuk/i)*
1 335,00 zł
(bez VAT)
1 642,50 zł
(z VAT)
DARMOWA wysyłka dla zamówień o wartości powyżej 300,00 zł
W magazynie
- 7500 szt. do wysyłki z innej lokalizacji
Potrzebujesz więcej? Wprowadź ilość, kliknij „Sprawdź daty dostawy” dla szczegółów dostawy.
Produkty | Za jednostkę | Na Rolki* |
|---|---|---|
| 2500 + | 0,534 zł | 1 335,00 zł |
*cena orientacyjna
- Nr art. RS:
- 171-3313
- Nr części producenta:
- 74VHC08FT
- Producent:
- Toshiba
Dane techniczne
Dane techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie | Atrybut | Wartość |
|---|---|---|
| Marka | Toshiba | |
| Funkcja logiczna | AND | |
| Typ montażu | Montaż powierzchniowy | |
| Liczba elementów | 4 | |
| Number of Inputs per Gate | 2 | |
| Typ opakowania | TSSOP | |
| Liczba styków | 14 | |
| Seria układów logicznych | 74VHC | |
| Typ wejścia | CMOS, TTL | |
| Maksymalne robocze napięcie zasilania | 5,5 V | |
| Maksymalny prąd wyjściowy wysokiego poziomu | -8mA | |
| Maksymalny czas opóźnienia propagacji przy maksymalnym CL | 15.5 ns @ 50 pF | |
| Minimalne robocze napięcie zasilania | 2 V | |
| Maksymalny prąd wyjściowy niskiego poziomu | 8mA | |
| Długość | 5mm | |
| Norma motoryzacyjna | AEC-Q100 | |
| Warunek testu opóźnienia propagacji | 50pF | |
| Typ wyjścia | Bufor, CMOS | |
| Maksymalna temperatura robocza | +125°C | |
| Wymiary | 5 x 4.4 x 1mm | |
| Minimalna temperatura robocza | -40°C | |
| Szerokość | 4.4mm | |
| Wysokość | 1mm | |
| Zaznacz wszystkie | ||
|---|---|---|
Marka Toshiba | ||
Funkcja logiczna AND | ||
Typ montażu Montaż powierzchniowy | ||
Liczba elementów 4 | ||
Number of Inputs per Gate 2 | ||
Typ opakowania TSSOP | ||
Liczba styków 14 | ||
Seria układów logicznych 74VHC | ||
Typ wejścia CMOS, TTL | ||
Maksymalne robocze napięcie zasilania 5,5 V | ||
Maksymalny prąd wyjściowy wysokiego poziomu -8mA | ||
Maksymalny czas opóźnienia propagacji przy maksymalnym CL 15.5 ns @ 50 pF | ||
Minimalne robocze napięcie zasilania 2 V | ||
Maksymalny prąd wyjściowy niskiego poziomu 8mA | ||
Długość 5mm | ||
Norma motoryzacyjna AEC-Q100 | ||
Warunek testu opóźnienia propagacji 50pF | ||
Typ wyjścia Bufor, CMOS | ||
Maksymalna temperatura robocza +125°C | ||
Wymiary 5 x 4.4 x 1mm | ||
Minimalna temperatura robocza -40°C | ||
Szerokość 4.4mm | ||
Wysokość 1mm | ||
Układ 74VHC08FT to zaawansowana, szybka 2-WEJŚCIOWA BRAMKA AND CMOS wyprodukowana w technologii bramki krzemowej C2MOS. Uzyskuje wysoką prędkość działania, zbliżoną do równorzędnych dwubiegunowych układów TTL Schottkyego, zachowując niskie rozpraszanie mocy, typowe dla układów CMOS. Obwód wewnętrzny składa się z 4 stopni, w tym wyjścia buforowanego, które zapewnia wysoką odporność na zakłócenia i stabilność wyjścia. Obwód ochrony wejść umożliwia doprowadzanie napięcia 0–5,5 V do styków wejścia bez względu na napięcie zasilania. Pozwala to łączyć układy 5 V i 3 V oraz dwa układy zasilania, takie jak akumulatory podtrzymujące. Taki obwód zapobiega zniszczeniu urządzenia w wyniku niezgodności napięć zasilających i wejściowych.
Szeroki zakres temperatury pracy: Topr = od -40 do 125
Wysoka prędkość: czas opóźnienia propagacji = 3,8 ns (typ.) przy VCC = 5,0 V
Niskie rozpraszanie mocy: ICC = 2,0 μA (maks.) przy Ta = 25
Wysoka odporność na zakłócenia: VNIH = VNIL = 28% VCC (min.)
Ochrona przed spadkiem mocy na wszystkich wejściach.
Zrównoważone opóźnienia propagacji: tPLH ≈ tPHL
Szeroki zakres napięć roboczych: VCC(opr) = od 2,0 do 5,5 V
Niski poziom zakłóceń: V = 0,8 V (maks.)
Wysoka prędkość: czas opóźnienia propagacji = 3,8 ns (typ.) przy VCC = 5,0 V
Niskie rozpraszanie mocy: ICC = 2,0 μA (maks.) przy Ta = 25
Wysoka odporność na zakłócenia: VNIH = VNIL = 28% VCC (min.)
Ochrona przed spadkiem mocy na wszystkich wejściach.
Zrównoważone opóźnienia propagacji: tPLH ≈ tPHL
Szeroki zakres napięć roboczych: VCC(opr) = od 2,0 do 5,5 V
Niski poziom zakłóceń: V = 0,8 V (maks.)
.
Powiązane linki
- Bramka logiczna AND Montaż powierzchniowy TSSOP wejścia na bramkę: 2 14 -pinowy Bufor, CMOS
- Bramka logiczna AND Montaż powierzchniowy TSSOP wejścia na bramkę: 4 14 -pinowy Bufor, CMOS
- Bramka logiczna AND Montaż powierzchniowy SOIC wejścia na bramkę: 4 14 -pinowy Bufor, CMOS
- Bramka logiczna AND Montaż powierzchniowy SOIC wejścia na bramkę: 2 14 -pinowy Bufor, CMOS
- Bramka logiczna AND Montaż powierzchniowy TSSOP wejścia na bramkę: 2 14 -pinowy z buforem
- Bramka logiczna OR Montaż powierzchniowy TSSOP wejścia na bramkę: 2 14 -pinowy Bufor, CMOS
- Bramka logiczna NAND Montaż powierzchniowy TSSOP wejścia na bramkę: 4 14 -pinowy Bufor, CMOS
- Bramka logiczna AND Montaż powierzchniowy TSSOP wejścia na bramkę: 2 14 -pinowy
