Złożony programowalny układ logiczny Microchip ATF15xx EEPROM TQFP 44-pinowy komórki makro: 64 32 10 7.5 ns Możliwość

Zobacz wszystkie CPLDs

Suma częściowa (1 tacka po 160 sztuk/i)*

3 736,32 zł

(bez VAT)

4 595,68 zł

(z VAT)

Add to Basket
wybierz lub wpisz ilość
Tymczasowo niedostępny
  • Dostępne od 15 kwietnia 2026
Potrzebujesz więcej? Wprowadź ilość, kliknij „Sprawdź daty dostawy” dla szczegółów dostawy.
Produkty
Za jednostkę
Za Tackę*
160 +23,352 zł3 736,32 zł

*cena orientacyjna

Nr art. RS:
177-3433
Nr części producenta:
ATF1504ASL-25AU44
Producent:
Microchip
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie

Marka

Microchip

Seria

ATF15xx

Typ produktu

Złożony programowalny układ logiczny

Liczba markerów w zestawie

64

Liczba wejść/wyjść użytkownika

32

Typ pamięci

EEPROM

Maksymalny czas opóźnienia propagacji

7.5ns

Liczba komórek logicznych

10

Możliwość programowania w systemie

Tak

Typ montażu

Powierzchnia

Typ obudowy

TQFP

Liczba styków

44

Minimalna temperatura robocza

-40°C

Maksymalna temperatura robocza

85°C

Minimalne napięcie zasilania

3V

Maksymalne napięcie zasilania

3.6V

Możliwość sterowania poszczególnymi wyjściami

Tak

Normy/Zatwierdzenia

No

Wysokość

1.05mm

Szerokość

10.1 mm

Długość

10.1mm

Maksymalna częstotliwość robocza

125MHz

Możliwość ponownego zaprogramowania

Tak

Norma motoryzacyjna

Nie

Kraj pochodzenia:
US
The Atmel ®ATF1504AS(L) is a high-performance, high-density Complex Programmable Logic Device (CPLD) which utilizes the Atmel proven electrically-erasable memory technology. With 64 logic macrocells and up to 68 inputs, it easily integrates logic from several TTL, SSI, MSI, LSI, and classic PLDs.

High-density, High-performance, Electrically-erasable Complex Programmable

Logic Device

64 Macrocells

5 Product Terms per Macrocell, Expandable up to 40 per Macrocell

44, 84, 100 Pins

7.5ns Maximum Pin-to-pin Delay

Registered Operation up to 125MHz

Enhanced Routing Resources

In-System Programmability (ISP) via JTAG

Flexible Logic Macrocell

D/T/Latch Configurable Flip-flops

Global and Individual Register Control Signals

Global and Individual Output Enable

Programmable Output Slew Rate

Powiązane linki