MPN

FPGA iCE40 100-pinowy, 1280-CLB, 64000 bit, VQFP, Lattice Semiconductor

Nr art. RS:: 168-4220
Nr części producenta:: ICE40HX1K-VQ100
Producent:: Lattice Semiconductor

FPGA iCE40 100-pinowy, 1280-CLB, 64000 bit, VQFP, Lattice Semiconductor

Suma częściowa (1 opakowanie po 90 sztuk/i)*

2 478,60 zł

(bez VAT)

3 048,30 zł

(z VAT)

DARMOWA wysyłka dla zamówień o wartości powyżej 330,00 zł

Tymczasowo niedostępny

Dostępne od 12 października 2026

Potrzebujesz więcej? Wprowadź ilość, kliknij „Sprawdź daty dostawy” dla szczegółów dostawy.

Produkty	Za jednostkę	Za Opakowanie*
90 +	27,54 zł	2 478,60 zł

*cena orientacyjna

Nr art. RS:: 168-4220
Nr części producenta:: ICE40HX1K-VQ100
Producent:: Lattice Semiconductor

Specyfikacje

Informacje techniczne

Atesty i certyfikaty

Szczegółowe dane produktu

Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.

Zaznacz wszystkie	Atrybut	Wartość
	Marka	Lattice Semiconductor
	Seria	iCE40
	Typ produktu	FPGA
	Liczba bramek logicznych	1280
	Liczba pętli	160
	Liczba rejestrów	1280
	Typ montażu	Powierzchnia
	Typ obudowy	VQFP
	Minimalne napięcie zasilania	1.14V
	Liczba styków	100
	Maksymalne napięcie zasilania	1.26V
	Minimalna temperatura robocza	-40°C
	Liczba bitów pamięci RAM	64000bit
	Maksymalna temperatura robocza	85°C
	Normy/Zatwierdzenia	No
	Wysokość	1.05mm
	Długość	14mm
	Norma motoryzacyjna	Nie

	Zaznacz wszystkie
	Marka Lattice Semiconductor
	Seria iCE40
	Typ produktu FPGA
	Liczba bramek logicznych 1280
	Liczba pętli 160
	Liczba rejestrów 1280
	Typ montażu Powierzchnia
	Typ obudowy VQFP
	Minimalne napięcie zasilania 1.14V
	Liczba styków 100
	Maksymalne napięcie zasilania 1.26V
	Minimalna temperatura robocza -40°C
	Liczba bitów pamięci RAM 64000bit
	Maksymalna temperatura robocza 85°C
	Normy/Zatwierdzenia No
	Wysokość 1.05mm
	Długość 14mm
	Norma motoryzacyjna Nie

Kraj pochodzenia:: KR

Programowalne macierze bramkowe, Lattice Semiconductor

FPGA to urządzenie półprzewodnikowe składające się z Matrix Configurable Logic Blocks (CLB) połączonych przez programowalne łączniki. Użytkownik określa te połączenia poprzez programowanie SRAM. CLB może być prosty (ORAZ, LUB Gates, itp.) lub złożony (blok pamięci RAM). Układ FPGA umożliwia wprowadzanie zmian w konstrukcji nawet po przylutowaniu urządzenia do płytki drukowanej.

Powiązane linki

Dowiedz się jako pierwszy o naszych najnowszych produktach i usługach

Adres e-mail

Dane osobowe przekazane nam podczas zapisywania się na listę mailingową będą przetwarzane zgodnie z naszą polityką prywatności.