FPGA ICE40LP1K-CM49 iCE40 LP 49-pinowy, 1280-CLB, 64kbit, UCBGA, Lattice Semiconductor
- Nr art. RS:
- 168-4224
- Nr części producenta:
- ICE40LP1K-CM49
- Producent:
- Lattice Semiconductor
Obecnie niedostępne
Przepraszamy, nie mamy informacji, czy ten produkt będzie jeszcze dostępny w magazynie. Zostanie on wkrótce usunięty z oferty RS.
- Nr art. RS:
- 168-4224
- Nr części producenta:
- ICE40LP1K-CM49
- Producent:
- Lattice Semiconductor
Dane techniczne
Dane techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie | Atrybut | Wartość |
|---|---|---|
| Marka | Lattice Semiconductor | |
| Rodzina układów | iCE40 LP | |
| Liczba komórek logicznych | 1280 | |
| Liczba jednostek logicznych | 160 | |
| Liczba rejestrów | 1280 | |
| Typ montażu | Montaż powierzchniowy | |
| Typ opakowania | UCBGA | |
| Liczba styków | 49 | |
| Liczba bitów pamięci RAM | 64kbit | |
| Wymiary | 3 x 3 x 0.9mm | |
| Wysokość | 0.9mm | |
| Długość | 3mm | |
| Maksymalna temperatura robocza | +85°C | |
| Minimalne robocze napięcie zasilania | 1,14 V | |
| Minimalna temperatura robocza | -40°C | |
| Szerokość | 3mm | |
| Maksymalne robocze napięcie zasilania | 1,26 V | |
| Zaznacz wszystkie | ||
|---|---|---|
Marka Lattice Semiconductor | ||
Rodzina układów iCE40 LP | ||
Liczba komórek logicznych 1280 | ||
Liczba jednostek logicznych 160 | ||
Liczba rejestrów 1280 | ||
Typ montażu Montaż powierzchniowy | ||
Typ opakowania UCBGA | ||
Liczba styków 49 | ||
Liczba bitów pamięci RAM 64kbit | ||
Wymiary 3 x 3 x 0.9mm | ||
Wysokość 0.9mm | ||
Długość 3mm | ||
Maksymalna temperatura robocza +85°C | ||
Minimalne robocze napięcie zasilania 1,14 V | ||
Minimalna temperatura robocza -40°C | ||
Szerokość 3mm | ||
Maksymalne robocze napięcie zasilania 1,26 V | ||
- Kraj pochodzenia:
- KR
Programowalne macierze bramkowe, Lattice Semiconductor
.
FPGA to urządzenie półprzewodnikowe składające się z Matrix Configurable Logic Blocks (CLB) połączonych przez programowalne łączniki. Użytkownik określa te połączenia poprzez programowanie SRAM. CLB może być prosty (ORAZ, LUB Gates, itp.) lub złożony (blok pamięci RAM). Układ FPGA umożliwia wprowadzanie zmian w konstrukcji nawet po przylutowaniu urządzenia do płytki drukowanej.
Powiązane linki
- FPGA iCE40LP1K-CM49 iCE40 LP 49-pinowy 64kbit Lattice Semiconductor
- FPGA ICE40HX1K-VQ100 iCE40 HX 100-pinowy 64kbit Lattice Semiconductor
- FPGA iCE40HX4K-TQ144 iCE40 HX 144-pinowy 80kbit Lattice Semiconductor
- Układ CPLD Lattice Semiconductor MachXO2 TQFP 144 -pinowy
- Układ CPLD Lattice Semiconductor MachXO2 TQFP 100 -pinowy
- Układ CPLD Lattice Semiconductor ispMACH 4000V TQFP 100 -pinowy komórki makro: 256
- Układ CPLD Lattice Semiconductor ispMACH 4000V TQFP 44 -pinowy komórki makro: 32
- Układ CPLD Lattice Semiconductor ispMACH 4000ZE TQFP 48 -pinowy komórki makro: 32
