Pamięć flash 128Mbit 8-pinowy SOIC Quad-SPI Montaż powierzchniowy

Rodzina FL-L łączy się z systemem hosta za pośrednictwem interfejsu szeregowego (SPI). Obsługiwane są tradycyjne jedno-bitowe wejście i wyjście szeregowe SPI (pojedynczy I/O lub SIO) oraz opcjonalne polecenia dwubitowe (Dual I/O lub DIO) oraz czterobitowe Quad I/O (QIO) i Quad Peripheral Interface (QPI). Ponadto istnieją polecenia odczytu DDR (Double Data Rate) dla modułów QIO i QPI, które przekazują adres i odczytują dane na obu krawędziach zegara. Architektura jest wyposażona w bufor programowania stron, który umożliwia zaprogramowanie do 256 bajtów w jednej operacji i zapewnia indywidualny sektor 4 KB, 32 KB blok, 64 KB blok lub całkowite wymazanie chipa. Dzięki zastosowaniu urządzeń z rodziny FL-L o wyższej częstotliwości taktowania, przy użyciu poleceń Quad szybkość transmisji odczytu instrukcji może być porównywalna lub wyższa od tradycyjnego interfejsu równoległego, asynchronicznego i pamięci flash NOR, przy jednoczesnym radykalnym zmniejszeniu liczby sygnałów. Produkty z rodziny FL-L charakteryzują się wysoką gęstością oraz elastycznością i wysoką wydajnością wymaganą przez różne aplikacje mobilne lub wbudowane. Stanowi idealne rozwiązanie do przechowywania danych w systemach o ograniczonej przestrzeni, połączeniach sygnałowych i poborze mocy.