Pamięć flash 256Mbit 16-pinowy SOIC SPI Montaż powierzchniowy

Rodzina FL-L łączy się z systemem hosta za pośrednictwem interfejsu szeregowego (SPI). Obsługiwane są tradycyjne, jednobitowe wejścia i wyjścia szeregowe SPI (pojedyncze i/o lub SIO), a także opcjonalne polecenia: Dwa wejścia/wyjścia lub DIO (Dual i/o lub DIO) i cztery bitowe poczwórne wejścia/wyjścia (QIO) i cztery porty peryferyjne QPI (Quad Peripheral Interface). Ponadto dostępne są polecenia odczytu DDR (Double Data Rate) dla QIO i QPI, które umożliwiają przesyłanie adresów i odczyt danych na obu krawędziach zegara. Architektura jest wyposażona w bufor programowania stron, który umożliwia zaprogramowanie do 256 bajtów w jednej operacji i zapewnia indywidualne 4 KB sektor, 32 KB blok, 64 KB blok lub całkowite wymazywanie układów scalonych.dzięki zastosowaniu urządzeń z rodziny FL-L o wyższej częstotliwości taktowania, z poleceniami Quad, opcją odczytu lub synchronicznego interfejsu, A TAKŻE znacznie większą wydajnością niż tradycyjne urządzenia z rodziny L, NIE oferują możliwości przetwarzania danych. Stanowi idealne rozwiązanie do przechowywania danych w systemach o ograniczonej przestrzeni, połączeniach sygnałowych i mocy. Pamięci te oferują elastyczność i wydajność znacznie większą niż zwykłe szeregowe urządzenia flash. Idealnie nadają się do zaciemnienia kodu dzięki pamięci RAM, bezpośredniego wykonywania kodu (XIP) i przechowywania ponownie programowalnych danych.