Infineon SDRAM 64 MB 24-pinowy FBGA-24 kulowe Powierzchnia 8 bit 105 °C -40 °C

Przy zakupie hurtowym dostępna zniżka

Suma częściowa (1 sztuka)*

14,27 zł

(bez VAT)

17,55 zł

(z VAT)

Add to Basket
wybierz lub wpisz ilość
W magazynie
  • 311 szt. do wysyłki z innej lokalizacji
Potrzebujesz więcej? Wprowadź ilość, kliknij „Sprawdź daty dostawy” dla szczegółów dostawy.
Produkty
Za jednostkę
1 - 914,27 zł
10 - 2411,30 zł
25 - 4911,07 zł
50 - 9910,76 zł
100 +10,58 zł

*cena orientacyjna

Nr art. RS:
273-7513
Nr części producenta:
S27KL0642DPBHI020
Producent:
Infineon
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie

Marka

Infineon

Typ produktu

SDRAM

Rozmiar pamięci

64MB

Szerokość magistrali danych

8bit

Maksymalna częstotliwość zegara

200MHz

Liczba bitów w słowie

16

Typ montażu

Powierzchnia

Typ obudowy

FBGA-24 kulowe

Minimalna temperatura robocza

-40°C

Liczba styków

24

Maksymalna temperatura robocza

105°C

Szerokość

8 mm

Seria

S27K

Długość

6mm

Normy/Zatwierdzenia

No

Wysokość

1mm

Minimalne napięcie zasilania

1.8V

Prąd zasilania

360μA

Maksymalne napięcie zasilania

3.6V

Norma motoryzacyjna

AEC-Q100 Stopień 2 i 3

Pamięć DRAM firmy Infineon to szybka, samodzielnie odświeżająca się pamięć DRAM CMOS z interfejsem HYPERBUS. Układ pamięci DRAM wykorzystuje ogniwa dynamiczne, które wymagają okresowego odświeżania. Logika sterowania odświeżaniem wewnątrz urządzenia zarządza operacjami odświeżania na układzie DRAM, gdy pamięć nie jest aktywnie odczytywana lub zapisywana przez interfejs HYPERBUS master. Ponieważ hosta nie jest wymagany do zarządzania żadnymi operacjami odświeżania, układ DRAM wygląda na hosta, jakby pamięć korzystała z komórek statycznych, które zatrzymują dane bez odświeżania. Dlatego pamięć jest dokładniej określana jako pseudostatyczna pamięć RAM.

Maksymalna szybkość zegara 200 MHz

Przepustowość danych do 400 MB/s

Dwukierunkowy stroboskop odczytu i zapisu danych

Motoryzacyjny AEC Q100 klasy 2 i 3

Opcjonalny stroboskop odczytu z wyrównaniem środkowym DDR

DDR przesyła dane na obu krawędziach zegara

Powiązane linki