Infineon SRAM 4 MB CY7C1049G30-10VXI 44-pinowy 512K x 8 bit 36-stykowe formowane SOJ/44-stykowe TSOP II 100 MHz
- Nr art. RS:
- 273-7352
- Nr części producenta:
- CY7C1049G30-10VXI
- Producent:
- Infineon
Niedostępny
Wkrótce artykuł zostanie wycofany z oferty
- Nr art. RS:
- 273-7352
- Nr części producenta:
- CY7C1049G30-10VXI
- Producent:
- Infineon
Specyfikacje
Informacje techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie | Atrybut | Wartość |
|---|---|---|
| Marka | Infineon | |
| Rozmiar pamięci | 4MB | |
| Typ produktu | SRAM | |
| Organizacja | 512K x 8 bit | |
| Liczba słów | 512K | |
| Liczba bitów w słowie | 8 | |
| Maksymalny czas dostępu swobodnego | 10ns | |
| Szerokość magistrali adresowej | 19bit | |
| Maksymalna częstotliwość zegara | 100MHz | |
| Minimalne napięcie zasilania | 0.5V | |
| Typ pomiaru czasu | Asynchroniczny | |
| Maksymalne napięcie zasilania | 6V | |
| Minimalna temperatura robocza | -55°C | |
| Typ obudowy | 36-stykowe formowane SOJ/44-stykowe TSOP II | |
| Liczba styków | 44 | |
| Maksymalna temperatura robocza | 150°C | |
| Seria | CY7C1049G / CY7C1049GE | |
| Normy/Zatwierdzenia | RoHS | |
| Norma motoryzacyjna | Nie | |
| Zaznacz wszystkie | ||
|---|---|---|
Marka Infineon | ||
Rozmiar pamięci 4MB | ||
Typ produktu SRAM | ||
Organizacja 512K x 8 bit | ||
Liczba słów 512K | ||
Liczba bitów w słowie 8 | ||
Maksymalny czas dostępu swobodnego 10ns | ||
Szerokość magistrali adresowej 19bit | ||
Maksymalna częstotliwość zegara 100MHz | ||
Minimalne napięcie zasilania 0.5V | ||
Typ pomiaru czasu Asynchroniczny | ||
Maksymalne napięcie zasilania 6V | ||
Minimalna temperatura robocza -55°C | ||
Typ obudowy 36-stykowe formowane SOJ/44-stykowe TSOP II | ||
Liczba styków 44 | ||
Maksymalna temperatura robocza 150°C | ||
Seria CY7C1049G / CY7C1049GE | ||
Normy/Zatwierdzenia RoHS | ||
Norma motoryzacyjna Nie | ||
Statyczna pamięć RAM firmy Infineon to wysokowydajne, szybkie, statyczne urządzenie pamięci RAM CMOS z wbudowanym ECC. Urządzenie to zawiera styk ERR, który sygnalizuje zdarzenie wykrywania i korekty błędu podczas cyklu odczytu. Zapisy danych są wykonywane poprzez stwierdzenie, że wejścia Chip Enable i Write Enable są niskie, przy jednoczesnym dostarczaniu danych na stykach IO 0 do IO 7 i adresu na stykach A0 do A18.
Wysoka prędkość
Niskie prądy aktywne i w trybie gotowości
1-bitowe wykrywanie i korekcja błędów
Wejścia i wyjścia zgodne z TTL
Wbudowany ECC do pojedynczej korekcji błędów bitowych