Układ programowalnej macierzy bramek (FPGA) 5AGXMB1G4F40C4N Arria V, 1517-Pin, 300000-CLB, 16952kbit, 1,07 →
- Nr art. RS:
- 830-3607
- Nr części producenta:
- 5AGXMB1G4F40C4N
- Producent:
- Altera
Informacje o zapasach są obecnie niedostępne
- Nr art. RS:
- 830-3607
- Nr części producenta:
- 5AGXMB1G4F40C4N
- Producent:
- Altera
Specyfikacje
Informacje techniczne
Atesty i certyfikaty
Szczegółowe dane produktu
Znajdź produkty o zbliżonych parametrach, wybierając jeden lub więcej atrybutów.
Zaznacz wszystkie | Atrybut | Wartość |
|---|---|---|
| Marka | Altera | |
| Rodzina układów | Arria V | |
| Liczba bramek logicznych | 300k | |
| Liczba komórek logicznych | 300000 | |
| Liczba jednostek logicznych | 300000 | |
| Przydzielony procesor DSP | Tak | |
| Liczba rejestrów | 452832 | |
| Liczba krotników | 1840 (18 x 18), 2760 (9 x 9), 920 (27 x 27) | |
| Typ montażu | Montaż powierzchniowy | |
| Typ opakowania | FBGA | |
| Liczba styków | 1517 | |
| Liczba bitów pamięci RAM | 16952kbit | |
| Wymiary | 40 x 40 x 2.1mm | |
| Wysokość | 2.1mm | |
| Długość | 40mm | |
| Maksymalne robocze napięcie zasilania | 1,13 V | |
| Maksymalna temperatura robocza | +85°C | |
| Minimalne robocze napięcie zasilania | 1,07 V | |
| Minimalna temperatura robocza | 0°C | |
| Szerokość | 40mm | |
| Zaznacz wszystkie | ||
|---|---|---|
Marka Altera | ||
Rodzina układów Arria V | ||
Liczba bramek logicznych 300k | ||
Liczba komórek logicznych 300000 | ||
Liczba jednostek logicznych 300000 | ||
Przydzielony procesor DSP Tak | ||
Liczba rejestrów 452832 | ||
Liczba krotników 1840 (18 x 18), 2760 (9 x 9), 920 (27 x 27) | ||
Typ montażu Montaż powierzchniowy | ||
Typ opakowania FBGA | ||
Liczba styków 1517 | ||
Liczba bitów pamięci RAM 16952kbit | ||
Wymiary 40 x 40 x 2.1mm | ||
Wysokość 2.1mm | ||
Długość 40mm | ||
Maksymalne robocze napięcie zasilania 1,13 V | ||
Maksymalna temperatura robocza +85°C | ||
Minimalne robocze napięcie zasilania 1,07 V | ||
Minimalna temperatura robocza 0°C | ||
Szerokość 40mm | ||
Arria V GX FPGA z transceiverami 6 Gb/s Altera
Urządzenia te zapewniają przepustowość, koszt i poziom mocy, które są zoptymalizowane do obsługi dużych ilości danych i aplikacji przetwarzania sygnału.
.
FPGA to urządzenie półprzewodnikowe składające się z Matrix Configurable Logic Blocks (CLB) połączonych przez programowalne łączniki. Użytkownik określa te połączenia poprzez programowanie SRAM. CLB może być prosty (ORAZ, LUB Gates, itp.) lub złożony (blok pamięci RAM). Układ FPGA umożliwia wprowadzanie zmian w konstrukcji nawet po przylutowaniu urządzenia do płytki drukowanej.
Powiązane linki
- Układ programowalnej macierzy bramek (FPGA) 5CSXFC5D6F31C8N Cyclone V SX 85000-CLB 1,07 →
- FPGA 5AGXMA1D6F31C6N Arria V 75000-CLB 8000 kbit07 → 1 FBGA, Altera
- FPGA 5AGXBA7D6F31C6N Arria V 242000-CLB 1448 kbit07 → 1 FBGA, Altera
- Układ programowalnej macierzy bramek (FPGA) EP4CE15F23I8LN Cyclone 15408-CLB 003 V,
- FPGA MPF300T-FCG484I PolarFire 484-pinowy 20600kbit Microchip
- FPGA MPF300T-FCSG536I PolarFire 536-pinowy 20600kbit Microchip
- FPGA MPF300T-FCVG484E PolarFire 484-pinowy 20600kbit Microchip
- FPGA MPF300T-FCG1152E PolarFire 1152-pinowy 20600kbit Microchip
