Półprzewodniki
KATEGORIE
Cena (netto / bez podatku VAT) | Opis | Informacje o produkcie |
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 32
|
|
|
Układ CPLD Altera MAX II TQFP 144 -pinowy komórki makro: 440
|
|
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 128
|
|
|
Układ CPLD Altera MAX V TQFP 144 -pinowy komórki makro: 192
|
|
|
FPGA EP1C3T100C8N Cyclone, 100-Pin, 2910-CLB, 59904bit, TQFP, Altera
|
|
|
FPGA EP4CGX15BF14C8N Cyclone IV GX 169-pinowy, 14400-CLB, 540kbit, FBGA, Altera
|
|
|
Altera PL-BYTEBLASTER2N ByteBlaster II Parallel Port Debugery, programatory i emulator wewnątrzukładowy
|
|
|
Układ CPLD Altera MAX V TQFP 144 -pinowy komórki makro: 192
|
|
|
Złożony programowalny układ logiczny (CPLD) Altera MAX 3000A TQFP 44 -pinowy komórki makro: 32
|
|
|
FPGA EP1C3T100C8N Cyclone 100-pinowy, 2910-CLB, 59904bit, TQFP, Altera
|
|
|
Układ programowalnej macierzy bramek (FPGA) 5CSXFC5D6F31C8N Cyclone V SX, 896-Pin, 85000-CLB, 4450K, 1,07 →
|
|
|
Złożony programowalny układ logiczny (CPLD) Altera MAX 3000A PLCC 44 -pinowy komórki makro: 32
|
|
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 128
|
|
|
FPGA EP2C5T144I8N Cyclone II 144-pinowy, 4608-CLB, TQFP, Altera
|
|
|
Pamięć flash 440800bit 32-pinowy TQFP, Szeregowy Montaż powierzchniowy
|
|
|
Układ CPLD Altera MAX II MBGA 256 -pinowy komórki makro: 980
|
|
|
Pamięć konfiguracyjna EPC8QI100N, 100-Pin PQFP
|
|
|
FPGA EP4CE6F17C8N Cyclone 256-pinowy, 6272-CLB, 276480, 1,15 → 1,25 V, FBGA, Altera
|
|
|
Złożony programowalny układ logiczny (CPLD) Altera MAX V MBGA 64 -pinowy komórki makro: 32
|
||
|
FPGA 5CSEMA6F31C8N Cyclone V SE 896-pinowy, 110000-CLB, 5761K, 1,8 → 3,3 V, FBGA, Altera
|
Ostatnio wyszukiwane
