Półprzewodniki
KATEGORIE
Cena (netto / bez podatku VAT) | Opis | Informacje o produkcie |
|
Altera PL-BYTEBLASTER2N ByteBlaster II Parallel Port Debugery, programatory i emulator wewnątrzukładowy
|
|
|
Układ CPLD Altera MAX V TQFP 144 -pinowy komórki makro: 192
|
|
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 128
|
|
|
FPGA EP4CGX15BF14C8N Cyclone IV GX 169-pinowy, 14400-CLB, 540kbit, FBGA, Altera
|
|
|
FPGA EP4CGX15BF14C8N Cyclone IV GX 169-pinowy, 14400-CLB, 540kbit, FBGA, Altera
|
|
|
Układ CPLD Altera MAX V TQFP 144 -pinowy komórki makro: 192
|
|
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 128
|
|
|
Układ CPLD Altera MAX II TQFP 144 -pinowy komórki makro: 440
|
|
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 32
|
||
|
Układ CPLD Altera MAX II TQFP 144 -pinowy komórki makro: 440
|
|
|
Układ CPLD Altera MAX II TQFP 144 -pinowy komórki makro: 980
|
|
|
FPGA 5AGXMA1D6F31C6N Arria V, 896-Pin, 75000-CLB, 463 kbit, 8000 kbit, 1,07 → 1,13 V, FBGA, Altera
|
|
|
Układ CPLD Altera MAX V TQFP 100 -pinowy komórki makro: 64
|
|
|
FPGA EP2C5T144I8N Cyclone II 144-pinowy, 4608-CLB, TQFP, Altera
|
|
|
FPGA EP2C5T144C8N Cyclone II 144-pinowy, 4608-CLB, TQFP, Altera
|
|
|
Układ CPLD Altera MAX V TQFP 100 -pinowy komórki makro: 192
|
|
|
Układ programowalnej macierzy bramek (FPGA) 5CSXFC5D6F31C8N Cyclone V SX, 896-Pin, 85000-CLB, 4450K, 1,07 →
|
|
|
FPGA EP4CE10E22I7N Cyclone 144-pinowy, 10320-CLB, 423936, EQFP, Altera
|
|
|
Układ CPLD Altera MAX V TQFP 100 -pinowy komórki makro: 192
|
|
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 128
|
Ostatnio wyszukiwane
