Półprzewodniki
KATEGORIE
Cena (netto / bez podatku VAT) | Opis | Informacje o produkcie |
Złożony programowalny układ logiczny (CPLD) Altera MAX V MBGA 64 -pinowy komórki makro: 32
|
||
FPGA EP2C5Q208C8N Cyclone II, 208-Pin, 4608-CLB, PQFP, Altera
|
||
|
Układ CPLD Altera MAX V TQFP 100 -pinowy komórki makro: 440
|
|
Układ CPLD Altera MAX V TQFP 100 -pinowy komórki makro: 192
|
||
Pamięć konfiguracyjna EPCS1SI8N, 20MHz 8-Pin SOIC
|
||
|
FPGA EP4CE30F23C8N Cyclone IV E 484-pinowy, 28848-CLB, 594kbit, FBGA, Altera
|
|
|
Układ programowalnej macierzy bramek (FPGA) 5AGXFB3H4F40C5N Arria V 1517-pinowy, 362000-CLB, 19358kbit, 1,07 →
|
|
FPGA EP4CE6F17C8LN Cyclone 256-pinowy, 6272-CLB, 276480, FBGA, Altera
|
||
|
Układ programowalnej macierzy bramek (FPGA) 5CSXFC5D6F31C8N Cyclone V SX, 896-Pin, 85000-CLB, 4450K, 1,07 →
|
![Close](https://pl.rs-online.com/siteImages/general/close.gif)
Ostatnio wyszukiwane