Programowalne układy logiczne
KATEGORIE
Cena (netto / bez podatku VAT) | Opis | Informacje o produkcie |
|
Układ programowalnej macierzy bramek (FPGA) 5CSXFC5D6F31C8N Cyclone V SX, 896-Pin, 85000-CLB, 4450K, 1,07 →
|
|
|
FPGA EP4CE6F17C8LN Cyclone 256-pinowy, 6272-CLB, 276480, 0,97 → 1,03 V, FBGA, Altera
|
|
|
Układ programowalnej macierzy bramek (FPGA) 5AGXFB3H4F40C5N Arria V 1517-pinowy, 362000-CLB, 19358kbit, 1,07 →
|
|
|
Układ CPLD Altera MAX V TQFP 100 -pinowy komórki makro: 64
|
Ostatnio wyszukiwane