Programowalne układy logiczne
KATEGORIE
Cena (netto / bez podatku VAT) | Opis | Informacje o produkcie |
|
Układ CPLD Altera MAX V TQFP 144 -pinowy komórki makro: 192
|
|
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 32
|
|
|
Układ CPLD Altera MAX V TQFP 144 -pinowy komórki makro: 192
|
|
|
FPGA EP4CGX15BF14C8N Cyclone IV GX 169-pinowy, 14400-CLB, 540kbit, FBGA, Altera
|
|
|
Złożony programowalny układ logiczny (CPLD) Altera MAX 3000A TQFP 44 -pinowy komórki makro: 32
|
|
|
Układ CPLD Altera MAX II TQFP 144 -pinowy komórki makro: 440
|
|
|
Układ CPLD Altera MAX II TQFP 144 -pinowy komórki makro: 440
|
|
|
Układ CPLD Altera MAX V EQFP 64 -pinowy komórki makro: 32
|
||
|
Układ CPLD Altera MAX II TQFP 144 -pinowy komórki makro: 980
|
|
|
Układ CPLD Altera MAX II MBGA 256 -pinowy komórki makro: 980
|
|
|
Układ CPLD Altera MAX V TQFP 100 -pinowy komórki makro: 192
|
|
|
FPGA 5AGXBA1D6F27C6N Arria V, 672-Pin, 75000-CLB, 463 kbit, 8000 kbit, 1,07 → 1,13 V, FBGA, Altera
|
|
|
FPGA EP4CE10E22I7N Cyclone 144-pinowy, 10320-CLB, 423936, 1,15 → 1,25 V, EQFP, Altera
|
|
|
FPGA EP4CE6F17C8LN Cyclone 256-pinowy, 6272-CLB, 276480, 0,97 → 1,03 V, FBGA, Altera
|
|
|
Pamięć konfiguracyjna EPC8QI100N, 100-pinowy PQFP
|
|
|
Układ programowalnej macierzy bramek (FPGA) EP4CE15F23I8LN Cyclone, 484-Pin, 15408-CLB, 516096, 0,97 → 1,03 V,
|
|
|
Układ CPLD Altera MAX V FBGA 324 -pinowy komórki makro: 980
|
|
|
FPGA 5AGXBA5D6F31C6N Arria V, 896-Pin, 190000-CLB, 1173 kbit, 11800 kbit, 1,07 → 1,13 V, FBGA, Altera
|
|
|
Układ CPLD Altera MAX V TQFP 100 -pinowy komórki makro: 440
|
|
|
Układ CPLD Altera MAX II TQFP 100 -pinowy komórki makro: 192
|
Ostatnio wyszukiwane
